[150615] ARM Crash Course

1.  iROM이 실행되면서 최소한의 Boot를 함(RAM의 정보가 없음)

2. NAND Flash에 있는 bootheader(RAM activate 정보포함)를 SRAM으로 복사

3. SRAM code실행(Ram이 activate됨)  

4. NAND Flash의 u-boot을 RAM으로 복사

5. u-boot을 실행(부트 시작)

***bootheader-> SRAM과 DRAM에서 실행되는 루틴이 다름

인터럽트 우선순위는  interrupt controller에 의해서 처리(masking 작업, 선점 우선순위 등)

다수의 DMA가 하나의 버스를 이용 → DMA contention → arbitary 작업을 통해 해결. 이는 arbiter가 진행

DMA vs PIO

DMA : 오디오 데이터전송, LCD(bulk data전송)

PIO : 소량의 데이터를 처리하는 경우

UART : synchronous clock에 맞춰서 동작 → 정보를 다 받기 위해, 하지만 중간에 보내는 term이 존재. 

이러한 term때문에 asynchronous라고 함(clock 속도는 동일해야함)